1. Home
  2. >
  3. 教員紹介
  4. >
  5. 河合 浩行

教員紹介-Staff Profile-

教員名:河合 浩行(カワイ ヒロユキ)

研究室:システム制御工学研究室
学 位:博士(工学)

【主な担当授業】

コンピュータ工学概論,知能科学,計測工学,制御工学Ⅰ,制御工学Ⅱ,機械工学概論,システム工学特論Ⅰ,制御工学特論Ⅰ

経歴・学歴

1984年3月 大阪大学 基礎工学部制御工学科卒業
1986年3月 大阪大学大学院 基礎工学研究科物理系専攻修士課程修了
1986年4月 三菱電機(株)LSI研究所
1991年4月 三菱電機(株)システムLSI研究所
1999年10月 三菱電機(株)システムLSI事業化推進センター
2002年4月 (株)ルネサステクノロジ 製品技術本部
2008年4月 (株)ルネサステクノロジ システムコア技術開発統括部
2010年4月 ルネサスエレクトロニクス(株) システムコア技術開発統括部
2013年8月 ルネサスエレクトロニクス(株) グローバル事業戦略統括部
2014年3月 ルネサスエレクトロニクス(株) 第二ソリューション事業本部
2015年4月 徳島文理大学 理工学部 電子情報工学科 教授
2018年4月 徳島文理大学 理工学部 機械創造工学科 教授、学科長
2021年4月 徳島文理大学 理工学部 電子情報工学科 教授 現在に至る

研究室風景

ニューラルネットワーク構成の最適化シミュレーション風景
量子効果を模倣したAIコンピュータ試作風景
リアルタイム3次元顔形状計測システム

研究内容

専門分野 電気電子工学,SoC設計,計測制御工学
研究課題
(テーマ)
AIコンピュータ,知的インタフェース
研究概要 コンピュータ・アーキテクチャ(仕組み)とその応用技術について研究しています。現在では、コンピュータは私たちの生活になくてはならないものですが、時代とともに常に新しい技術課題に直面しており、これからも進歩を続ける必要があります。最近では、膨大な計算を要するAI(Artificial Intelligence:人工知能)に対応しうる超並列処理コンピュータの研究に取り組んでいます。また、AI技術の応用として、アバターやアンドロイドロボットの顔表情をリアルに再現する技術の研究にも取り組んでいます。現在のロボットは実際の人の表情に近づけていません(「不気味の谷」問題)。新たに開発したリアルタイム3次元顔形状計測システムとAI技術とを用いて生成する3次元形状データを使い表情変化を忠実に再現することを目指しています。
主な研究論文・著書等 M. Hayashikoshi, H. Noda, H. Kawai, Y. Murai, S. Otani, K. Nii, Y. Matsuda, H. Kondo, "Low-Power Multi-Sensor System with Power Management and Nonvolatile Memory Access Control for IoT Applications", IEEE Transactions on Multi-Scale Computing Systems, Volume: 4 , Issue: 4, pp784 – 792 (2018.12)

M. Hayashikoshi, H. Noda, H. Kawai, K. Nii, H. Kondo, “ Low-Power Multi-Sensor System with Task Scheduling and Autonomous Standby Mode Transition Control for IoT Applications”, Proceedings of IEEE Symposium on Low-Power and High-Speed Chips COOL Chips 20, p1(2017.4)

M. Hayashikoshi, H. Noda, H. Kawai, H. Kondo, “Normally-off Sensing Technology of Low-Power Multi-Sensor System for IoT Applications”, Proceedings of 13th International SOC Design Conference, pp198-199 (2016.10)

Y. Nakata, Y. Kimi, S. Okumura, J. Jung,T. Sawada, T. Toshikawa, M. Nagata, H. Nakano, M. Yabuuchi, H. Fujiwara, K. Nii, H. Kawai, H. Kawaguchi, M. Yoshimoto, “A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation”, IEICE Trans. Electron., Vol. E97-C, No. 4, pp. 332-341 (2014.4)

M. Hayashikoshi, Y. Sato, H. Ueki, H. Kawai, T. Shimizu, “Normally-Off MCU Architecture for Low-power Sensor Node”, Proceedings of 19th Asia and South Pacific Design Automation Conference, pp12-16 (2014.1) [Invited]

I. Hayashi, T. Amano, N. Watanabe, Y. Yano, Y. Kuroda, M. Shirata, K. Dosaka, K. Nii, H. Noda, H. Kawai, “A 250-MHz 18-Mb Full Ternary CAM With Low-Voltage Matchline Sensing Scheme in 65-nm CMOS”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.48, No.11, pp2671-2680 (2013.11)

H.Fujiwara, M.Yabuuchi, Y.Tsukamoto, H.Nakano, T. Owada, H.Kawai, K. Nii, “A stable Chip-ID Generating Physical Uncloneable Function using Random Address Errors in SRAM”, Proc. of IEEE International SOC Conference 2012, pp.143-147 (2012.9)

亀山正俊、大西 宏、加藤義幸、河合浩行、児玉幸夫, “携帯電話用3DグラフィックスLSIコア(Z3D)アーキテクチャ”, 電子情報通信学会論文誌, D-II Vol.J88-D-II, No.11, pp2223-2231(2005.11)

M.Kameyama, Y.Kato, H.Fujimoto, H.Negishi, Y.Kodama, Y.Inoue, H.Kawai, “3D Graphics LSI Core for Mobile Phone "Z3D"”, Graphics Hardware 2003, ACM SIGGRAPH / Eurographics Workshop, Proc. pp.60-67, (2003.7)

H.Kawai, Y.Inoue, J.Kobara, S.Robert, H.Negishi, M.Kameyama, K.Fujishima, “A Programmable Geometry Processor with Enhanced Four-ParalleL SIMD Type Processing Core for PC-Based 3D Graphics”, IEICE TRANS., ELECTRON, VOL.E85-C, No.5, pp.1200-1210(2002.5)

H.Suzuki, H.Kawai, H.Makino, Y.Matsuda, “Novel VLIW Code Compaction Method for a 3D Geometry Processor”, IEICE TRANS., FUNDAMENTALS, Vol.E84-A, No.11, pp.2885-2893(2001.11)

K.Inoue, H.Nakamura, H.Kawai, “A 10Mb Frame Buffer Memory with Ζ-Compare and A-Blend Ủnits”, IEEE JOÚRNAL OF SOLID-STATE CIRCUITS Vol.30, No.12, pp.1563-1568(1995.12)

H.Kawai, Y.Inoue, R.Streitenberger, M.Yoshimoto, “A Highly Parallel DSP Architecture for Image Recognition”, IEICE TRANS., FUNDAMENTALS, Vol.E78-A,No.8, pp.963-970 (1995.8)

Kazunari Inoue, Hisashi Nakamura, Hiroyuki Kawai, Takahiro Tani, Yuko Sakemi, Hideto Matsuoka, Masahiko Ishikawa, Junko Matsumoto, Koji Yamamoto, Kazuhiro Takahashi,Minoru Yamawaki, Eiji Yokomoto, Charles A. Hart, Julie tin, Kazunori Ishihara, Kazuhiro Shimotori, “A 10Mb 3D frame buffer memory with Z-compare and A-blend units”, 1995 IEEE International Solid-state Circuits Conference, Digest of Technical Papers, pp.302-303(1995.2)

河合浩行、中川伸一、吉本雅彦、荻原拓治、多田昭晴、堀場康孝、“セルベース設計方式ASICのテスト容易化手法と画像処理プロセッサVLSIへの応用”、電子情報通信学会論文誌VOL.J75-A, NO.8, pp.1397-1404 (1992.8)

主な卒業研究

2021年度
ニューロコンピュータアーキテクチャに関する研究~Izing型ニューロンアーキテクチャの検討~
ニューロコンピュータアーキテチチャに関する研究~Izing型ニューラルネットワークの検討~
リアル3D形状再現技術に関する研究
顔表情メッシュデータを用いた3D再現シミュレーションに関する研究

2020年度
複合型ノード削除法への再学習適用に関する研究
最適ニューラルネットワーク構成の自動探索手法に関する研究
ノードリダクション適用DNNの演算精度に関する研究
3D画像生成のための写真撮影システムの自動姿勢補正機構に関する研究
ノードリダクション適用DNNの演算精度に関する研究

2019年度
組込み用低電力ニューラルネットワークにおける疎行列ベクトル演算の高速化に関する研究
組込み用ニューラルネットワークのフォワード型ノード削減に関する研究
組込み用ニューラルネットワークのバックワード型ノード削除手法に関する研究
組込み用ニューラルネットワークの小型・低電力化に関する研究
Charge Sharing技術を用いたIoTセンサシステムの低電力化に関する研究

2018年度
遺伝的アルゴリズムによる制御パラメータの最適化に関する研究
非直線経路走行制御の最適化に関する研究
Charge Sharing技術を用いたIoTセンサシステムの低電力化に関する研究
組込み用低電力ニューラルネットワークに関する基礎的研究

2017年度
リアルタイム制御の最適化に関する研究
遺伝的アルゴリズムによる制御パラメータの最適化に関する研究
ノーマリーオフコンピューティング型センサノードの基礎研究~コンデンサによる突入電流回避方法の検討~
ノーマリーオフコンピューティング型センサノードの基礎研究~電池並列化による電池長寿命化検討~

学生へ向けたメッセージ

 人工知能やIoTなどコンピュータが担う仕事は多種多様です。そのため、コンピュータも時代に合わせて進化し続けることを求められています。“どんな仕事をさせたいか(ソフトウエア)”と“どうすれば期待通りの性能をだせるか(ハードウエア)”、これら両面からシステムを考えることができるエンジニアが求められています。ソフトウエアとハードウエアの両方を学べて、皆さんの自由な発想が活かせる研究分野なので、一緒にチャレンジしましょう。

トップへ戻る

関連リンク一覧